*********************************************

* Spice simulation model for CMOS logic.

*********************************************

.Temp 25

.Options Post

 .include "modn.mod"

 .include "modp.mod"

*********************************************

Vdd  Vdd  0  +5V

Va   A    0  Pulse (0 5 1u 0.01u 0.01u 1u 2u)

Vb   B    0  Pulse (0 5 2u 0.01u 0.01u 2u 4u)

Vc   C    0  Pulse (0 5 4u 0.01u 0.01u 4u 8u)

Vd   D    0  Pulse (0 5 8u 0.01u 0.01u 8u 16u)

*********************************************

Mn1  Z  A  0    0    MODN  W=4u  L=0.6u

Mn2  Z  B  0    0    MODN  W=4u  L=0.6u

Mn3  X  C  Z    0    MODN  W=4u  L=0.6u

Mn4  Y  X  0    0    MODN  W=4u  L=0.6u

Mp1  X  A  P    Vdd  MODP  W=7u  L=0.6u

Mp2  P  B  Vdd  Vdd  MODP  W=7u  L=0.6u

Mp3  X  C  Vdd  Vdd  MODP  W=7u  L=0.6u

Mp4  Y  X  Vdd  Vdd  MODP  W=7u  L=0.6u

*********************************************

Enand  OUT  0  nand(2)  Y  0  D  0

+ 0.0  5.0

+ 0.5  4.5

+ 1.0  4.0

+ 4.0  1.0

+ 4.5  0.5

+ 5.0  0.0

*********************************************

.tran 0.01u 16u

.end

*********************************************