Figure 3.9. CMOS Inverter

 

 

Logic Symbol

 Layout

Transistor Schematic

Truth-Table

 

Static CMOS Inverter DC analysis

 

.OPTIONS POST

 

.TEMP 25

 

Vdd  vdd  0  5V

Vin  in   0 

 

Mn1   out   in   0   0    MODN   W=4um   L=1um

Mp1   out   in   vdd  vdd MODP   W=10um  L=1um

 

.model MODN  nMOS (Level=1  Vto=0.7V  Kp=25e-6 LAMBDA=0)

.model MODP  pMOS (Level =1 Vto=-0.7V Kp=10e-6 LAMBDA=0)

.DC   Vin   0   5   0.01

.end