[BK93]
1) Bernd Klose (1993), Studienarbeit: Boundary-scan-Architekturen
- Konzept und Realisierung von Leiterplatten-Baugruppentests am Beispiel
des EVEREST-Testvehikels.
Die vorliegende Arbeit behandelt eine testbarkeitserhöhende Maßnahme namens "Boundary-scan". Sie eignet sich nicht nur für den Test von Einzelbausteinen, sondern darüber hinaus auch für den Test ganzer Leiterplatten-Baugruppen (LPBG). Das Testverfahren basiert auf der Idee eines seriellen Testbusses, der im Testbetrieb die Bausteinein- und -ausgangspuffer einer Leiterplatte verkettet und auswertet. Boundary-scan stellt somit eine Alternative zum klassischen Test mit Nadelbettadapter dar.
Die Untersuchungen erfolgten im Rahmen des europäischen Forschungsprojekts EVEREST. Eine digitale Europakarte, das sog. EVEREST-Testvehikel, diente dabei als Analyse-Objekt, ein LV500 Logiktester von Tektronix als Automatic-Test-Equipment (ATE) und mehrere Oszilloskope als Visualisierungshilfen. Ein Großteil der Resultate ist allgemein für den Test mit Boundary-scan gültig und nicht nur auf die gegebene Anordnung beschränkt.
Im Anschluß an die Einleitung erfolgt in Kap. 2 eine grundlegende Einführung in das Boundary-scan-Konzept. Kap. 3 befaßt sich mit der Fehlertheorie. Es werden Fehlermodelle, Fehlerverhalten, sowie Testmethoden und deren Fehlerüberdeckung diskutiert. Nach diesen beiden grundlegenden Kapiteln folgt in Kap. 4 und 5 die Beschreibung der eingesetzten Hardware. Kap.4 gibt dabei eine umfassende Spezifizierung des Logiktesters und seiner Systemsoftware wieder. Ferner wird das Design eines Boundary-scan-Tests beschrieben. Dasselbe Kapitel stellt Vereinfachungsmöglichkeiten für das Erstellen von Testsequenzen vor und veranschaulicht die Vorgehensweise beim Parallelbetrieb zweier Testbusse. Im Anschluß daran wird in Kap. 5 das EVEREST-Testvehikel und seine Besonderheiten für den Testbetrieb beschrieben. Kap. 6 stellt sämtliche Untersuchungsergebnisse dar. Die ermittelten Werte (Spannungspegel und -verläufe, Ströme und Frequenzen) beziehen sich größtenteils auf die gegebene TTL-BiCMOS-Technologie der LPBG. Dies hat den Vorteil, daß für die o.g. Technologie auch ihr tatsächliches Verhalten im Fehlerfall (open und short) beschrieben werden kann. Kapitel 7 resümiert die Ergebnisse und diskutiert weiterführende Testmöglichkeiten mit Boundary-scan.
(Vollständiges Dokument: 148 Seiten, DIN A4)
Betreuer: Dipl.-Ing. Walter Lang, Prof. Dr.-Ing.
habil. Hans Wojtkowiak
[CB93]
2) Carsten Bruch (1993), Studienarbeit: Entwurf,
Aufbau und Test von Leiterplatten-Baugruppen für einen SRISC-Prototypen.
Ausgehend von einem neuen Konzept für FPGA-basierte Einchip-Mikrokontroller (UPCS) wurden im Rahmen der vorliegenden Arbeit zwei Leiterplatten-Baugruppen (LPBG) für einen Prototypen entwickelt, aufgebaut und getestet.
Anmerkung: Das Kürzel UPCS steht für "User-Programmable Control System" und wird in der Dissertation von Walter Lang (Punkt 9 dieser Liste) unter der Bezeichnung "Dynamisch rekonfigurierbares Steuerungssystem" eingehend erläutert.
Das sich an die Einleitung anschließende Kapitel
gibt zunächst einen Überblick über die Aufgabenstellung
und das daraus entstandene Konzept. In Kapitel 3 werden die Grundlagen
für den Test von LPBG erläutert. Schließlich behandelt
Kap.4 den praktischen Entwurf und die Herstellung der Leiterplatten-Baugruppe,
bevor im 5. Kap. auf ihren Test eingegangen wird. Es werden die verwendeten
Werkzeuge vorgestellt und abschließend die Ergebnisse der Arbeit
diskutiert.
(Vollständiges Dokument: 61 Seiten, DIN A4)
Betreuer: Dipl.-Ing. Walter Lang, Prof. Dr.-Ing. habil. Hans Wojtkowiak
[CB94]
3) Carsten Bruch (1994), Diplomarbeit: Entwurf
und Aufbau eines ’Specialized Reduced Instruction Set Computers (SRISC).
Für die mit "Hardware-Software-Codesign" bezeichnete Vorgehensweise bei der Systementwicklung wird üblicherweise ein Standard-Mikroprozessor mit einer Steuerlogik, die aus einem oder mehreren programmierbaren Bausteinen besteht, und einem ausreichend großen Speichermodul kombiniert. Diese Art der Leiterplatten-Baugruppen besitzen mehrere Nachteile: a) Die LPBG ist unflexibel gegenüber nachträglichen Änderungen bei der Aufteilung in Hardware und Software. b) Die vorhandenen Standardkomponenten (Prozessor und Peripheriebausteine) sind nicht auf die jeweilige Anwendung hin optimiert. Überflüssige Logikanteile müssen trotzdem bezahlt werden.
Das an der Universität-GH Siegen, Fachgruppe Technische Informatik, entwickeltes UPCS-Konzept soll helfen, diese Nachteile zu vermeiden. In einem feldprogrammierbaren Logikbaustein (FPGA) werden ein Prozessorkern auf RISC-Basis, Programm- und Datenspeicher sowie die Logik zum Ansteuern der Sensoren und Aktoren implementiert. Weitere Module können nach Bedarf hinzugefügt werden. Die Unterbringung von Prozessor und Steuerlogik in einem wiederprogrammierbaren Baustein ermöglicht jederzeit die Aufteilung zwischen Hard- und Softwareanteilen zu verändern. Ziel ist es, dem Entwickler die Auswahl aus mehreren Prozessorkernen, die als Module zur Verfügung stehen, zu geben. Der Designer erstellt mit seinem Logiksynthese-Werkzeug die Steuerlogik und verbindet sie mit dem Prozessorkern, der der geforderten Leistungsfähigkeit entspricht. Das Ergebnis ist ein an die jeweilige Anwendung angepaßter Mikrokontroller auf RISC-Basis.
Die vorliegende Arbeit beschreibt den Bau eines ersten rudimentären UPCS-Prototyps. Dazu wird im anschließenden Kapitel eine innovative Prozessorarchitektur für Steuerungsaufgaben vorgestellt. Kap. 3 beschäftigt sich mit dem Entwurf des Prozessors. In weiteren Kapiteln wird die Anpassung eines Cross-Assemblers (Kap. 4) und die Simulation des Prozessors (Kap. 5) beschrieben. Kap. 6 behandelt den Aufbau eines Demoboards sowie die Programmierung der Demosoftware. Kap. 7 stellt die verwendeten Werkzeuge vor. Zusammenfassung und Ausblick erfolgen in Kap. 8.
(Vollständiges Dokument: 142 Seiten, DIN A4)
Betreuer: Dipl.-Ing. Walter Lang, Prof. Dr.-Ing.
habil. Hans Wojtkowiak
[ChB95&96]
4) Christine Bauer (1995&97), Studien- und
Diplomarbeit: Kopplung des PC-ISA-Bus’ mit dem Boundary-scan-Bus.
Ursprünglich als testbarkeitserhöhende Maßnahme konzipiert, eignet sich Boundary-scan da-rüber hinaus auch zur Programmierung von Field Programmable Gate Array (FPGA) und anderen anwenderprogrammierbaren Bausteinen. Da in zunehmendem Maße auch leistungsfähige Entwurfs- und Programmierungs-Software für derartige Bausteine für Personal Computer verfügbar sind, entstand im Institut für Technische Informatik der Plan, eine entsprechende Boundary-scan-Schnittstellenkarte zu entwickeln. Die beiden absolvierten Arbeiten bauen inhaltlich aufeinander auf und beschreiben zusammen das Gesamtprojekt der PC-ISA-/Boundary-scan-Kopplung. Die Studienarbeit beschreibt das Konzept und die auf meherere FPGAs verteilten KopplungsSteuerwerke. Die Diplomarbeit befaßt sich mit dem Entwurf und der Realisierung der PC-Einsteckkarte, der Inbetriebnahme und dem Test.
(Vollständige Dokumente: 60 + 108 Seiten, DIN A4)
Betreuer: Dipl.-Ing. Walter Lang, Prof. Dr.-Ing.
habil. Hans Wojtkowiak
[BK95]
5) Bernd Klose (1995), Diplomarbeit: Aufbau und
Inbetriebnahme eine Multichip-Moduls.
Ausgehend von Studien- und Diplomarbeit von Carsten Bruch wurde der FPGA-basierte Mikrokontroller als Multichip-Modul realisiert. Aufgrund identischer thermischer Ausdehnungskoeffizienten wurde Silizium als Träger- und Verbindungssubstrat für die insgesamt 5 Mikrochips gewählt. Die Kontaktierung erfolgte mit Al-Wirebonds.
Die Arbeit befaßt sich primär mit dem Thema "Multichip-Module", weshalb zunächst Kap. 2 den theoretischen Hintergrund und die Problematik der damit einhergehenden Konzepte darlegt. Es wird ein technologischer Überblick über die gängigsten MCM-Typen und deren charakteristische Unterscheidungsmerkmale, wie Chip-Konfiguration, Metallisierung, Substratmaterial und Kapselungsart gegeben. Ferner verdeutlicht Kap. 2 die Schwerpunkte bei Entwurf und Test und legt die MCM-spezifischen potentiellen Fehlerquellen dar. Kap. 3 beschreibt den Entwurfs- und Fertigungsprozeß der beiden real gefertigten Mikrokontroller-MCMs. Es schildert die Vorgehensweise bei der Dimensionierung des Substrats, stellt die verwendeten Entwurfsysteme vor und gibt einen Einblick in die Arbeitsweisen der Halbleitertechnologie. Ferner wird die Fertigung des Second-level-Substrats und die Kapselung des MCMs erläutert. Das Testen von MCMs erfordert aufgrund ihrer geringen Abmessungen und ihrer Kapselung spezielle Strategien und Infrastrukturen, denen ein eigenes Kapitel gewidmet ist. Kap.4 erläutert daher den Test mit Boundary-scan, der den virtuellen Zugriff auf das Testobjekt ermöglicht. Es werden bewährte Teststrategien für infrastrukturell unterschiedliche Substratbereiche und für das Second-level-Substrat vorgestellt.
(Vollständiges Dokument: 128 Seiten, DIN A4)
Betreuer: Dipl.-Ing. Walter Lang, Prof. Dr.-Ing.
habil. Hans Wojtkowiak
[RS97]
6) Rüdiger Six (1997), Studienarbeit: Realisierung
eines Mehrlagenlayouts mit Hilfe des Entwurfsystems VISULA am Beispiel
des UPCS Prototypen.
Ausgehend von einem ebenfalls am Institut für Technische Informatik entwickelten 16-bit RISC-Prozessors befaßt sich die vorliegende Arbeit mit der Schaltplanerstellung und dem Layout für ein komplexes Mikrokontrollerboard mit dynamisch rekonfigurierbaren Systemstrukturen (siehe Dissertation von Walter Lang). Die Leiterplatte ist als 4-Lagen-Multilayer konzipiert, die zahlreiche Bausteine im Finepitch-Raster mit hohem Pin-count trägt. Eine weitere Aufgabe bestand in der Recherche verfügbarer Bausteine bzw. ihrer Ersatztypen bevor anschließend ihre Definitionen in die Datenbank des Entwurfsystems (VISULA 4.0) vorgenommen wurden.
Die Arbeit gliedert sich wie folgt: Nach einer kurzen Einleitung und anschließender Erläuterung des wissenschaftlichen Hintergrunds dynamisch rekonfigurierbarer Steuerungssysteme in Kap. 2, bildet Kap. 3 mit der Beschreibung der einzelnen Software-Module der VISULA-Datenbank den Schwerpunkt der Arbeit. Die Schritte der Bauteildefinition werden am Beispiel des Analog/Digitalwandlers MAX505 der Firma Maxim vorgestellt. Kap. 4 beinhaltet neben der Zusammenfassung spezielle Fertigungsempfehlungen.
(Vollständiges Dokument: 198 Seiten, DIN A4)
Betreuer: Dipl.-Ing. Walter Lang, Prof. Dr.-Ing.
habil. Hans Wojtkowiak
[SR97]
7) Solveig Redottée (1997), Studienarbeit:
Realisierung eines FPGA-basierten Mikrokontroller-Systems nach dem HIPERLOC-Verfahren.
Das zu beschreibende Mikrokontroller-System wurde bereits als Leiterplatte (Carsten Bruch) und als MCM-Si gefertigt (Bernd Klose). Im Rahmen des am Institut für Technische Informatik entwickelten Technologiekonzepts für kostengünstige Multichip-Module (HIPERLOC) diente die vorliegende Arbeit als Grundlagenarbeit.
(Anmerkung: HIPERLOC steht für "High Performance and Low Cost". Es beschreibt eine spezielle MCM-Variante mit im Substrat eingebetteten Mikrochips)
Bevor es zum Aufbau des o.g. Kontrollers kommen konnte, mußten zahlreiche Analysen und Experimente auf werkstofftechnischer Ebene durchgeführt werden. Aus diesem Grund gliedert sich die Arbeit in die vier Bereiche: Materialversuche, Leiterplattenlayout, Fertigung & Assemblierung und Test des Gesamtsystems.
Im Anschluß an die einleitende Darstellung der Aufgabenstellung und deren Motivation, werden in den Kapiteln 2 und 3 die Grundlagen der beiden Hauptthemen: Multichip-Module und Leiterplattenfertigung beschrieben. Danach wird das HIPERLOC-Konzept in Kap. 4 vorgestellt. In diesem Kapitel werden auch die verwendeten Maschinen und Anlagen vorgestellt und eine exemplarische Fertigungsstrategie für ein HIPERLOC-MCM gegeben. Die praktisch durchgeführten Arbeiten beschreibt Kap. 5.
(Vollständiges Dokument: 125 Seiten, DIN A4)
Betreuer: Dipl.-Ing. Bernd Klose, Prof. Dr.-Ing.
habil. Hans Wojtkowiak
[HAT97]
8) Hani Al-Trini (1997), Diplomarbeit: Das HIPERLOC-Konzept.
Untersuchungen an Dünnschicht-Multilayer-Leiterplatten zum Aufbau
von superflachen Multichip-Speichermodulen.
Die vorliegende Arbeit befaßt sich mit der
Untersuchung von Dünnschicht-Multilayer-Leiterplatten zum Aufbau von
"superflachen" Multichip-Speichermodulen (SIMM), die in ihrer Z-Ausdehnung
die Stärke des Substrats nicht überschreiten. Um diese Aufgabe
verwirklichen zu können, waren eine Reihe von Materialuntersuchungen
vorzunehmen. Da sich die Arbeit mit einer neuartigen MCM-Technologie auf
der Basis von Leiterplattenprozessen und -materialien befaßt, werden
in Kap. 2 und 3 die Grundlagen der beiden Disziplinen dargelegt. In Kap.
4 wird vergleichend auf das in der Fachgruppe Technische Informatik entwickelte
HIPERLOC-Konzept für die MCM-Fertigung eingegangen. Ein besonderer
Augenmerk galt bei dieser Arbeit der haftfesten Metalliserung der Isolationslagen,
weshalb Kap. 5 die nötigen werstoffkundlichen Testverfahren beleuchtet.
Kap. 6 beschreibt die praktischen Tätigkeiten und die Ergebnisse.
(Vollständiges Dokument: 96 Seiten, DIN A4)
Betreuer: Dipl.-Ing. Bernd Klose, Prof. Dr.-Ing.
habil. Hans Wojtkowiak
[WL98]
9) Walter Lang (1998), Dissertation: Konzept
und Realisierung eines dynamisch rekonfigurierbaren Steuerungssystems.
Die Kombination der Worte "dynamisch rekonfigurierbare Steuerungssysteme" steht für eine kompakte, kostengünstige und flexible Zusammenstellung von feldprogrammierbaren Bausteinen für das Rapid-Prototyping von Steuerungssystemen: flexibel durch die Verwendung von feldprogrammierbaren Bausteinen aus den Bereichen Digital-, Analog- und Verbindungstechnik, kompakt und kostengünstig durch die Integration der Bausteine als ungehäustes Silizium in handelsüblichen Leiterplatten.
Die Einleitung motiviert einen neuen Ansatz zum Entwurf von benutzerprogrammierbaren Steuerungssystemen unter der Berücksichtigung von objektorientierten Methoden des Hardware-Software-Codesigns. Die Verwendung von feldprogrammierbaren Bausteinen ermöglicht die Anpassung der Steuerung ohne Änderungen der Hardware an unterschiedliche Entwurfs-probleme. Kap. 2 beschreibt das Anforderungsprofil an eine komplexe "weiche" Hardware auf der Basis von feldprogrammierbaren Bausteinen und deren Programmierung mittels Boundary-scan. Kap. 3 erläutert das Konzept der RISC-Prozessorkerne, das in Kap. 4 als erster realer Prototyp eines sog. User-programmable Control Systems (UPCS) beschrieben wird. Der reale mechanische Aufbau als Leiterplatte und als Multichip-Modul wird in Kap. 5 diskutiert.
(Vollständiges Dokument: 128 Seiten, DIN A4)
Betreuer: Prof. Dr.-Ing. habil. Hans Wojtkowiak,
Prof. Dr.-Ing. habil. Rainer Kammüller
[SR98]
10) Solveig Redottée (1998), Diplomarbeit:
Constraint Driven Design - Entwurfsautomatisierung für High-Density-Interconnect-Multichipmodule
unter Verwendung des Entwurfssystems VISULA.
Das unter dem Arbeitsnamen HIPERLOC (High Performance
and Low Cost) entwickelte MCM-Fertigungskonzept ersetzt die aufwendigen
und kostspieligen Halbleiterproduktionsprozesse durch die günstigere
Leiterplattentechnik. Performance-, Größen- und Prozeßvorteile
bleiben dabei erhalten, so daß es möglich ist, ein MCM anzubieten,
das die innovative HDI-Technologie mit den Vorteilen von kostengünstigen
Materialien und breit verfügbaren Herstellungsprozessen kombiniert.
Für das Institut ist es von Bedeutung, HIPERLOC-gerechte
Entwürfe mit einem leistungsfähigen Entwicklungstool entwerfen
zu können, um die Umsetzung der neuen HIPERLOC-HDI-Technologie demonstrieren
und auch große Entwürfe im Industriestandard layouten zu können.
Die Diplomarbeit integriert deshalb die spezielle HDI-Technologie in das
im Institut vorhandene Entwicklungstool VISULA. Die hierbei aufgestellten
Regeln für den Entwurf und die gewonnenen Erkenntnisse für die
prinzipielle Umsetzung der HIPERLOC-Technologie gelten dabei allgemein
für alle HDI-Technologien.
Nach einer kurzen Einführung in das Thema Entwurfsysteme
in Kap. 2 wird in Kap. 3 das Entwurfsystem VISULA vorgestellt. Die Komplexität
und Vielseitigkeit VISULAs bietet vielfältige Variationsmöglichkeiten
in der Designerstellung und Technologiedefinition, so daß zum Verständnis
der definierten HIPERLOC-Regeln das Wissen über den Aufbau und die
Arbeitsweise VISULAs eine wichtige Voraussetzung ist. In Kap. 4 werden
die ermittelten Designrichtlinien und deren Umsetzung in der Datenbank
erläutert. Als zusätzliche Aufgabe galt es einen Postprozessor
für den hochschuleigenen Bohr-Fräsautomaten der Firma Wessel
zu erstellen, da dieser nicht verfügbar war. Die Tätigkeiten
zu dieser Thematik sind in Kap. 5 beschrieben.
(Vollständiges Dokument: 150 Seiten, DIN A4)
Betreuer: Dipl.-Ing. Bernd Klose, Prof. Dr.-Ing.
habil. Hans Wojtkowiak
[TS98]
11) Thomas Schmidt (1998), Studienarbeit: Realisierung
eines komparativen Oberflächenqualifizierers.
Das in der Fachgruppe Technische Informatik entwickelte Konzept der kostengünstigen, superflachen Multichip-Module bringt im Rahmen seiner prototypischen Umsetzung zahlreiche Materialtests und -untersuchungen mit sich. So spielt z.B. die Oberflächenaktivierung der Isolationslagen in Hinsicht auf eine stabile Metallisierung eine entscheidende Rolle. Die vorliegende Arbeit beschreibt die Planung, Entwicklung und Realisierung eines optischen Meßgeräts zur vergleichenden Beurteilung von Oberflächentopographien.
Um die Grundlagen vorzustellen, finden sich in Kap. 2 die gängigsten Rauheitsdefinitionen, sowie verschiedene Verfahren zur Ermittlung dieser Kennwerte. An gleicher Stelle werden ebenfalls die elektronischen Bauteilkomponenten diskutiert, die im Rahmen der Arbeit Verwendung finden. In Kap. 3 wird der Versuchsaufbau dargestellt, sowie die Herstellung von Versuchsproben erläutert. Die Analyseergebnisse sind in Kap. 4 zu finden. Aufbauend auf diese Ergebnisse, erfolgt in Kap. 5 die Entwicklung eines leichten und kompakten Handmeßgeräts. Zusammenfassung und Ausblick runden den schriftlichen Teil der Arbeit ab.
(Vollständiges Dokument: 57 Seiten, DIN A4)
Betreuer: Dipl.-Ing. Bernd Klose, Prof. Dr.-Ing.
habil. Hans Wojtkowiak
[MAV98]
12) Marco André Vögele (1998), Studienarbeit:
Entwicklung einer Meßaufnehmerumgebung für Langzeitmessungen.
Im Rahmen eines Forschungsvorhabens des Instituts für Technische Informatik soll das Alterungsverhalten von Kupferätz- und Sodaentwicklungsbädern untersucht werden. Da sich teilweise die Konzentrationsänderungen einzelner Komponenten sehr langsam und somit nicht deutlich erkennbar vollziehen, wurde im Rahmen der vorliegenden Arbeit eine PC-basierte Meßaufnehmerumgebung entwickelt. Die praktischen Tätigkeiten umfaßten dabei den Aufbau einer mehrkanaligen A/D-Wandlereinheit und die Erstellung eines Windows-basierten Software-Pakets mit grafischer Benutzeroberfläche, das die erfaßten Meßdaten protokolliert und archiviert.
Nach der Einleitung beschreibt Kap. 2 das Prinzip der A/D-Wandlung und die Verfahren zur Datenreduktion, der numerischen Integration und der Maximalwertbestimmung. Im dritten Kapitel wird die Realisierung der Hard- und Softwaremodule beschrieben. Die dafür verwendeten Werkzeuge werden in Kap. 4 erläutert. Exemplarische Meßprotokolle, eine Zusammenfassung und der Ausblick auf weitere Projekte bilden den Schluß der Arbeit.
(Vollständiges Dokument: 56 Seiten + 165 Seiten C++ Quellcode, DIN A4)
Betreuer: Dipl.-Ing. Bernd Klose, Prof. Dr.-Ing. habil. Hans Wojtkowiak