Boundary-Scan - Implementierung (Verhalten-Logik)

1. Snonyme 2. Klassifizierung 3. Kontext 4. Problem 5. Lösung 6. Implementierung 7. Praxiseinsätze 8. Korrelierte Muster 9. Literatur

Kodierung der neun Ausgangs-Signale des TAP-Kontrollers:

Kontroller-Zustand	DCBA (hex)
Exit2-DR	0
Exit1-DR	1
Shift-DR	2
Pause-DR	3
Select-IR Scan	4
Update-DR	5
Capture-DR	6
Select-DR Scan	7
Exit2-IR	8
Exit1-IR	9
Shift-IR	A
Pause-IR	B
Run-Test/Idle	C
Update-IR	D
Capture-IR	E
Test-Logic-Reset	F

Befehle des Instruktions-Registers (IR):

Befehl	Inhalt des IR	ausgewähltes TDR	IEEE 1149.1
BYPASS	1...1	Bypass-Register	vorgeschrieben
EXTEST	0...0	Boundary-Scan-Register	vorgeschrieben
SAMPLE/PRELOAD	herstellerspezifisch	Boundary-Scan-Register	vorgeschrieben
INTEST	herstellerspezifisch	Boundary-Scan-Register	optional
RUNBIST	herstellerspezifisch	Boundary-Scan-Register	optional
CLAMP	herstellerspezifisch	Boundary-Scan-Register	optional
IDCODE	herstellerspezifisch	Identifikations-Register	optional
USERCODE	herstellerspezifisch	Identifikations-Register	optional
HIGHZ	herstellerspezifisch	Boundary-Scan-Register	optional

BYPASS:

Der Befehl wird immer mit maximalem Registerinhalt kodiert, d. h. bei einem 8-Bit-IR mit 11111111. Der Code wird während des Kontroller-Zustands „Shift-IR" ins Register eingeschoben und nach fallender Taktflanke in „Update-IR" dekodiert und ausgeführt. Der Prüfpfad besteht nur aus dem 1 Bit langem Bypass-Register. Im Zustand „Shift-DR" können nun Testdaten den Baustein auf kürzestem Weg passieren, ohne mit der typspezifischen Bauteil-Logik in Kontakt zu kommen. Der Befehl „Bypass" verkürzt den Testpfad und damit die Testzeit erheblich. Bauteile einer Testbusses, die für einen bestimmten Testablauf nicht benötigt werden, lassen sich so umgehen.

EXTEST:

Der Befehl wird immer mit minimalem Registerinhalt kodiert, d. h. bei einem 8-Bit-IR mit 00000000. EXTEST veranlaßt den Baustein dazu, Testdaten aus dem BSR an die Ausgänge weiterzugeben und die Testergebnisse von den Bausteineingängen ins BSR zu kopieren. Während der Befehlsausführung ist die typspezifische Bausteinlogik deaktiviert. Damit ist der Test von Verbindungsleitungen zwischen verschiedenen Bausteinen einer Leiterplatte möglich (opens, stuck-at, bridging errors etc.).

SAMPLE/PRELOAD:

Der Befehl übernimmt zwei Funktionen:

1. SAMPLE: Im Zustand „Capture-DR" wird eine Probe (Sample) der Eingangs- und Ausgangsdaten der typspezifischen Bausteinlogik in die BSR geladen. Mit Hilfe des SAMPLE-Befehls wird meist ein Prototyp in der Entwicklungsphase eines Chip-Entwurfs getestet.
2. PRELOAD: Anschließend werden die eingelesenen Daten im Zustand „Shift-DR" herausgeschoben; gleichzeitig können die BSR mit neuen Testdaten geladen werden.

INTEST:

Ausführen eines internen Tests der typspezifischen Bausteinlogik; meist wird der Befehl in Verbindung mit dem Befehl EXTEST verwendet, da wesentlich kompaktere Testsequenzen erstellt werden können.

RUNBIST:

Abkürzung für "Run Built-In Self Test". Der Baustein führt einen dynamischen Selbsttest aus, ohne die Verwendung komplexer Testmuster, wie es für INTEST nötig ist. Der Selbsttest darf nach IEEE Std. 1149.1 nur im TAP-Kontroller-Zustand „Run-Test/Idle" ausgeführt werden.

CLAMP:

Der Befehl steuert die Ausgangs-Signale des BSR, damit diese einen konstanten Pegel aufrecht erhalten können, wenn z. B. das Bypass-Register den Prüfpfad durch den Baustein bildet.

IDCODE:

Im Zustand „Test-Logic-Reset" befindet sich der Befehl IDCODE im Instruktions-Register. Damit ist ein Auslesen des Identifikations-Registers möglich, um Einblick in die herstellerspezifischen Angaben zu bekommen.

USERCODE:

Der USERCODE-Befehl muß vom Hersteller unterstützt werde, wenn ein IDR existiert und der Baustein anwenderprogrammierbar ist. Der Befehl ist allerdings nur nötig, wenn die Programmierung nicht durch die Anwendung der Testlogik ermittelt werden kann. Im Zustand „Capture-DR" wird der anwenderprogrammierbare ID-Code ins IDR geladen.

HIGHZ:

Der Befehl HIGHZ bringt alle Baustein-Ausgänge in einen inaktiven Schein-Zustand. Der Befehl findet Anwendung, wenn außer dem Boundary-Scan-Test ein In-Circuit-Test nötig ist, d. h. wenn nicht alle Komponenten einer Leiterplatte eine Boundary-Scan-Architektur auf-weisen.

| BS-STARTSEITE | BS-IMPLEMENTIERUNG | Y-HILFE | ZURÜCK | VOR |