Zur Orientierung:	Uni-GH Siegen	FB Elektrotechnik und Informatik	Index	Hilfe

Die ständig zunehmende Funktionalität elektronischer Systeme bei gleichzeitiger Miniaturisierung stellt hohe Anforderungen an Technologie und Fertigungsverfahren. Anspruchsvolle Full-Custom-Entwürfe als Einchip-Lösung realisiert, werden zunehmend kostenintensiver und somit für Kleinserien ungeeignet. Gewöhnliche Leiterplattenlösungen hingegen, erfüllen häufig nicht die Anforderungen an Geschwindigkeit, EMV oder minimaler Raumausnutzung.

An dieser Stelle setzt nun die Technologie der sogenannten Multichip-Module (MCM) an. Sie ermöglicht den Aufbau komplexer Systeme auf der Basis von ungehäusten Standardchips unterschiedlichster Funktionen und Technologien, die zusammen auf einem Feinstleitersubstrat kontaktiert werden (Bild 1.1).

Die Chips werden üblicherweise auf das Substrat geklebt und über feine Drahtbrücken (Wirebonds) elektrisch kontaktiert. Dieses Herstellungsverfahren ist aufgrund seiner relativ einfachen Prozesse am weitesten verbreitet, jedoch technologisch gesehen stark veraltet. Die Kontaktbrücken beanspruchen zu viel Substratplatz, was eine Steigerung der Chipdichte verhindert. Zudem handelt es sich bei dem genannten Kontaktierungsprozeß um einen seriellen Vorgang, der mit steigendem Pin-count der Chips ebenso zeit- wie kostenintensiv wird.

Aus diesem Grund beschäftigt sich die Fachgruppe Technische Informatik mit der Entwicklung einer System-Technologie, die den zunehmenden Leistungsanforderungen der modernen Mikroelektronik gewachsen ist, ohne jedoch unnötig aufwendige und teure Prozesse zu verwenden. Die Analyse gebräuchlicher Substratmaterialien, Substrat- und Gehäusedesigns, Durchkontaktierungsverfahren (Microvias) für Multilayer-Substrate, sowie Kontaktierungsverfahren für Mikrochips führte zu einem Technologiekonzept, das fachgruppenintern unter der Arbeitsbezeichnung "HIPERLOC" (High Performance and Low Cost) geführt wird.

Bild 1.2 zeigt die prinzipielle HIPERLOC Chip- / Substratanordnung. Die Mikrochips werden oberflächenbündig in das Substrat eingelassen, abgedeckt und durch selektive Metallabscheidung planar ankontaktiert. Das Verfahren ermöglicht den Aufbau sehr flacher, platzsparender MCM, die sich zudem durch einfaches Aufeinanderschichten zu räumlich hochdichten Systemen zusammenfügen lassen.Die dargestellte Kontaktierungsweise stellt die effektivste, da kürzeste Variante aller Verbindungsmethoden überhaupt dar. Eine bereits 1988 von General Electric unter dem Titel: "High Density Interconnect (HDI)" beschriebene und patentierte Variante dieser Methode bedient sich äußerst aufwendiger und kostspieliger Materialien und Fertigungsmethoden, wodurch das Prinzip bis dato noch keine große Marktakzeptanz erfuhr.

Im Gegensatz dazu verfolgt die Fachgruppe Technische Informatik das Ziel, das Prinzip der sehr kurzen Kontaktierungsbrücken mit Hilfe gängiger Leiterplattenmaterialien und -fertigungsprozesse zu realisieren, wodurch zukünftig jeder Leiterplattenhersteller direkt in die Lage versetzt wird, Multichip-Module zu fertigen. Ein weiterer Vorteil der Leiterplattentechnik ist die Herstellung von doppelseitigen Substraten, wodurch die theoretische Komponentendichte der HIPERLOC-Module deutlich > 1 werden kann (Dichte = S aller Bauteilgrundrisse / Substratgrundfläche).

Bild 1.3 zeigt ein erstes nach HIPERLOC produziertes Modul, bestehend aus einem 4,5 x 8 mm großen Glasfaser-/Epoxydharz-Substrat (FR4), 100 µm breiten Kupferleiterbahnen, einer 50 µm starken Isolationsschicht, 100 µm großen Fotokontaktvias und einem versenkten 2 x 2,5 mm großen Mikrochip.

In Zusammenarbeit mit dem Labor für Leiterplattenfertigung, dem Fachbereich Chemie und dem Fachbereich Maschinentechnik unserer Hochschule wird derzeit intensiv an der Optimierung der insgesamt 9 unterschiedlichen Prozeßschritte gearbeitet. Die Verwendbarkeit ausgewählter Standardleiterplattenprozesse und -materialien ließ sich bereits erfolgreich nachweisen [BK98]. Derzeit wird das chemisch/physikalische Materialverhalten der Chip-Ankontaktierung eingehender untersucht. An diesen Tätigkeiten sind drei Firmen aktiv beteiligt. Parallel zu den Arbeiten erfolgten mittlerweile zwei Patentanmeldungen [BK96] und [KlSchm97], da sich material- und prozeßbedingt mehrere innovative Ansätze ergaben.

• [BK95] Bernd Klose (1995). Aufbau und Inbetriebnahme eines Multichip-Moduls. Diplomarbeit

Fachgruppe Technische Informatik, U-GH Siegen
• [BK96] Bernd Klose (1996). Verfahren zur Kontaktierung von Mikrochips und zur Herstellung von Mehrlagen-Dünnschichtleiterplatten, insbesondere für superflache Multichip-Modul- und Chipcard-Anwendungen. Offenlegungsschrift Deutsches Patentamt: DE 196 42 488.7
• [BK98] Bernd Klose (1998). Anwenderprogrammierbare Steuerungssysteme auf der Basis von Multichip-Modulen. Stipendiumsabschlußbericht. Stiftung Industrieforschung, Köln
• [KlSchm97] Bernd Klose, Thomas Schmidt (1997). Komparativer Oberflächenqualifizierer. Patentantragsschrift Deutsches Patentamt: DE 197 39 885.5
• [GE88] General Electric (1988). Multichip Integrated Circuit Packaging Configuration and Method.

US-Patent No. 4.783.695

In dem beschriebenen Umfeld sind Studien- und Diplomarbeiten zu folgenden Themenschwerpunkten möglich:

• Materialforschung auf dem Gebiet der chemischen Kunstoffmetallisierung, UV-Strukturierbarkeit von Kunststoffen, galvanische Metallisierung
• Entwicklung und Aufbau von neuartigen Meß- und Prüfeinrichtungen für die Prozeßqualifizierung
• Layouts für Feinstleiterplatten sowie Simulation elektrischer, thermischer und mechanischer Parameter
• Assemblierung, Bareboard-Test, Boundary-scan-Test, Hardwareaufbau und Inbetriebnahme von komplexen Systemen
• Steuersysteme für elektromotorisch betriebene Manipulatoren
• Sonstiges
• Und selbstverständlich eigene Ideen, die in das dargestellte Themenspektrum passen

Grundvoraussetzung: Interesse an der Zusammenarbeit mit "nichtelektrotechnischen" Wissenschaftssparten.

Ansprechpartner: Dipl.-Ing. Bernd Klose, App.: 4268, Raum H-E009

1. Studien- / Diplomarbeit HS I (abgegeben am 02.06.1997, Studienarbeit)

Wie in der Themenübersicht bereits geschildert, wird mit steigender Komplexität der MCM das Drahtbonden zunehmend zeit- und kostenintesiver. Die vorliegende Studien- / Diplomarbeit soll einen innovativen Ansatz diskutieren, der es ermöglicht, sämtliche Die-Kontaktierungen zeitgleich mit einem Prozeßschritt zu realisieren und zudem ohne Reinraumatmosphäre auszukommen. Zur Überprüfung der Ergebnisse werden zwei Mikrokontroller-MCM, bestehend aus jeweils drei Dice, auf einer Substratfläche von max. 33 x 33 mm² aufgebaut. Die Funktion wird abschließend in einer bereits existierenden Systemumgebung verifiziert.

Die Arbeiten gliedern sich wie folgt:

1. Einarbeitung in die Thematik anhand umfassender Literatur
2. Praktische Materialversuche, Untersuchung elektrischer Parameter
3. Leiterplattenlayout niederer Komplexität (2-lagig, 3 Bausteine)
4. Fertigung bzw. Assemblierung der Einzelkomponenten
5. Funktionstest im bereits existierenden System (SRISC-8)
6. Langzeitverhalten und Vergleich mit etablierten Verfahren

Ansprechpartner: Bernd Klose, App.: 4268, Raum H-E009

.....zurück, zum Header

2. Studien- / Diplomarbeit HS I (abgegeben am 17.07.1997, HS I Diplomarbeit)

Ausgehend von den Ergebnissen der o.a. Studien- / Diplomarbeit 1, sollen mehrere Speichermodule (SIMM) realisiert werden, die in ihrer Z-Ausdehnung die Stärke der Substratleiterplatte nicht überschreiten. Die Module setzen sich, je nach Verfügbarkeit der RAM-Dice, aus bis zu 16 Einzelchips zusammen.

Die Arbeiten gliedern sich wie folgt:

1. Einarbeitung in die Thematik anhand umfassender Literatur
2. Praktische Materialversuche, Untersuchung physikalischer Parameter, Haftfestigkeitsuntersuchungen
3. Leiterplattenlayout mittlerer Komplexität (max. 4-lagig, max. 16 Chips)
4. Fertigung bzw. Assemblierung der Einzelkomponenten
5. Test und Inbetriebnahme in einer Testumgebung (LV500)
6. Langzeitverhalten im realen System (PC)

Ansprechpartner: Bernd Klose, App.: 4268, Raum H-E009

.....zurück, zum Header

3. Studien- / Diplomarbeit (Abschluß April 1997)

Ziel der Arbeit ist es, die Kraft, die auf eine metallisierte Kunststoffprobe aufgebracht wird, so zu regeln, daß der Rißverlauf zwischen Metall und Kunststoff beobachtet werden kann. Die für diesen Versuchsaufbau notwendigen mechanischen Einrichtungen sind teilweise vorhanden Zusätzlich werden steuerungsspezifische Vorrichtungen angefertigt.

Die Arbeiten gliedern sich wie folgt:

1. Ermittlung der Randbedingungen, die in der Vakuumkammer des Rasterelektronenmikroskops herrschen
2. Konzeption der Möglichkeiten und der Leistungsfähigkeit der Steuerung
3. Bau der Steuerung
4. Anpassung und Erprobung an der mechanischen Zugprüfeinrichtung
5. Erprobung der gesamten Einheit in der Vakuumkammer des Rasterelektronenmikroskops
6. Dokumentation der gesamten Arbeit

Prof.-Dr. H. Weiß
Dipl.-Ing. Bernd Klose, App.: 4268, Raum H-E009
Dipl.-Ing. H. Sauer, App. 2154, Raum PB-A226

.....zurück, zum Header

4. Studien- / Diplomarbeit (abgegeben am 31.03.1998, HS I Diplomarbeit)

Hochkomplexe MCM-L nach dem HDI-Verfahren stellen hohe Anforderungen an die Assemblierungswerkzeuge. D.h., die ungehäusten Mikrochips müssen auf 10 µm genau in die Substratsenken eingeklebt werden.
Die Fachgruppe verfügt über zwei Mikropositionierer, die ursprünglich zur Aufnahme von Meßspitzen für den Chiptest bestimmt waren. Sie können derzeit lediglich manuell per Joysticks in X-, Y- und Z- Richtung verfahren werden. Da sich auf diese Weise keine Bewegungsbahnen exakt wiederholen lassen, soll die Ansteuerung der Stellmotoren zukünftig ergänzend rechnergestützt erfolgen. Das bedeutet, eine per Joystick vorgefahrene Bewegung wird gespeichert, optimiert und anschließend automatisch beliebig oft ausgeführt.

Die Arbeiten gliedern sich wie folgt:

1. Thematische Literaturrecherche
2. Ermittlung der Betriebsparameter der Stellmotoren
3. Integration einer D/A-Karten in ein bestehendes Rechnersystem
4. Erstellung der Steuerungssoftware
5. Positionierungsversuche

Ansprechpartner: Bernd Klose, App.: 4268, Raum H-E009

.....zurück, zum Header

5. Studien- / Diplomarbeit

6. Studien- / Diplomarbeit

Die Metallagen der MCM-Feinstleitersubstrate werden im Anschluß an die chemische Kupferabscheidung galvanisch nach dem sog. Semiadditiv-Verfahren verstärkt. D.h., eine optisch negativ strukturierte Isolationsschicht deckt die chemisch abgeschiedene Metallschicht soweit ab, daß lediglich die zukünftigen Leiterzüge offenliegen. Bei der folgenden Galvanisierung kann sich somit das Kupfer auch nur dort entlang abscheiden. Nach dem Entfernen der Isolationsschicht wird die gesamte Kupferebene gleichmäßig abgeätzt, bis die Leiterzüge elektrisch voneinander isoliert sind. Jedoch hat sich gezeigt, daß der Prozeßschritt des partiellen Galvanisierens ein nicht triviales Problem darstellt. In Abhängigkeit von der Elektrodenanzahl für die Stromeinspeisung und von der partiellen Leiterzugdichte der Leiterplatte, ergeben sich für die einzelnen Elektroden unterschiedliche Stromdichten, die wiederum zu verschieden starken Metallabscheidungen führen können. Die Leiterzüge werden somit, über die gesamte Leiterplattenfläche hinweg betrachtet, in verschiedenen Bereichen auch unterschiedlich dick.
Die Aufgabe der vorliegenden Studien- / Diplomarbeit besteht nun darin, die oben beschriebene Problematik systematisch zu bearbeiten und zu lösen. Zu diesem Zweck soll eine Software entwickelt werden, die aus den Geometriedaten eines Layout-Tools die Leiterzugdichte bzw. die Leiterzugfläche im Verhältnis zur Leiterplattenfläche berechnet. Ferner soll das Programm unter Berücksichtigung des galvanisch zulässigen Stromdichtebereichs die Anzahl der benötigten Elektroden und somit die Layoutpartitionierung berechnen und optisch darstellen.

Die Arbeiten gliedern sich wie folgt:

1. Thematische Literaturrecherche
2. Analyse von gängigen CAD Datenaustauschformaten (DXF o.ä.)
3. Erstellung von Pflichten- und Lastenheft
4. Umsetzung in C-Code
5. Anwendung auf reale Leiterplattenentwürfe
6. Qualitätsüberprüfung an real produzierten Leiterplatten

Ansprechpartner: Bernd Klose, App.: 4268, Raum H-E009

.....zurück, zum Header

7. Studien- / Diplomarbeit HS I

Die Fachgruppe 'Technische Informatik' befaßt sich u.a. mit der Entwicklung von feldprogrammierbaren Steuerungssystemen (siehe Walter Lang). Für erste Untersuchungen am "realen Objekt" wird derzeit im Rahmen einer Studienarbeit (Rüdiger Six) der Stromlaufplan und das Layout der ersten Prototypen-Leiterplatte entwickelt. Diese Arbeiten finden auf dem im Profibereich weit verbreiteten Entwurfswerkzeug VISULA der Firma Zuken Redac statt. Die vorliegende Studien- bzw. Diplomarbeit HS I soll sich mit der Umsetzung der Layout-Masken in eine Multilayer-Leiterplatte und mit der Bestückung der bereits beschafften Bausteine befassen. Der Multilayer wird extern, in Zusammenarbeit mit der Fa. Richter Elektronik in Schmallenberg gefertigt und stellt für die dortige Prozeßlinie eine realisierbare Herausforderung dar.

Die Arbeiten gliedern sich wie folgt:

1. Einarbeitung in die Thematik der Leiterplattenfertigung und der Finepitch-Bausteinbestückung
2. Überprüfung der Layoutdaten und -masken anhand des Blockschaubilds und des Stromlaufplans
3. Begleitung des Multilayer-Herstellungsprozesses bei der Fa. Richter
4. Test der unbestückten Leiterplatte
5. Bestücken der Leiterplatte und Test auf Ansprechbarkeit der Bausteine

Ansprechpartner: Bernd Klose, App.: 4268, Raum H-E009 oder Walter Lang, App.: 3210, Raum H-E006

.....zurück, zum Header

8. Studien- / Diplomarbeit (abgegeben am 02.06.1998, Studienarbeit)

Die Eingangs beschriebenen Werkstoffuntersuchungen für die Entwicklung des "Siegener" MCM-Konzepts verlangen Meß- und Prüfeinrichtungen, die in der benötigten Form bislang noch nicht existieren. Speziell der Prozeßschritt der Kunststoffmetallisierung hängt sehr stark von der Qualität der Materialoberfläche ab. Aus diesem Grund soll im Rahmen der vorliegenden Studien- bzw. Diplomarbeit ein optoelektronisches Gerät aufgebaut werden, das die Rauheit von reflektierenden Materialoberflächen komparativ bestimmen kann. D.h., ausgehend von einem definierten Muster mit quantitativ bestimmter Rauhheit, soll das zu entwickelnde Gerät die Oberflächenqualität fremder Materialproben durch Vergleich ermitteln. Die prinzipielle Arbeitsweise des Geräts steht bereits fest, so daß lediglich der Aufbau sowie die nötige Kalibrierung durchgeführt werden müssen.

Die Arbeiten gliedern sich wie folgt:

1. Einarbeitung in die Thematik optischer Meßverfahren
2. Aufbau einer Versuchsanordnung und Untersuchung der prinzipiellen Leistungsfähigkeit
3. Überführung der optimierten Versuchsanordnung in ein handliches Werkzeug
4. Ermittlung der optimalen Rauheitsparameter für die haftfeste Metallisierung von akrylatbasierten Kunststoffen

Ansprechpartner: Bernd Klose, App.: 4268, Raum H-E009

.....zurück, zum Header

9. Studien- / Diplomarbeit (abgegeben am 15.10.1998, Studienarbeit)

In Zusammenarbeit mit dem Institut für "Analytische Chemie I" von Prof. Wenclawiak, Fachbereich 8, soll ein preisgünstiges Computersystem entstehen, das in der Lage ist, die analogen Meßsignale eines Konzentrationsmeßsensors (UV-Absorptions-Detektor) und eines Durchflußmessers in digitale Signale zu wandeln und zwecks Visualisierung, einer einfachen graphischen Oberfläche zur Verfügung zu stellen. Die Oberfläche soll für eine Darstellung unter WINDOWS 3.11 programmiert werden und die beiden Meßgrößen in Abhängigkeit vom Zeitverlauf kenntlich machen. Zur Verfügung stehen ein Pentium 100-System, ein Detektor, der analoge Spannungswerte zwischen 0-10 Millivolt bzw. 0-1 Volt liefert und ein Durchflußmesser mit RS232 Schnittstelle. Zur Aufgabe der Studien- / Diplomarbeit gehört es, eine geeignete A/D-Wandlerkarte zu spezifizieren und zu implementieren und die aufgenommenen Meßdaten exemplarisch grafisch darzustellen.

Die Arbeiten gliedern sich wie folgt:

1. Recherche einer geeigneten PC-Einsteckkarte
2. Integration der Karte in das Meßsystem
3. Programmierung einer geeigneten Visualisierung mit grafischer Benutzerführung unter WINDOWS 3.11
4. Verifizierung des Meßsystems anhand eines exemplarischen Meßvorgangs

Ansprechpartner: Bernd Klose, App.: 4268, Raum H-E009 bzw. André Wolf, App. 4242, Raum AR-F114

.....zurück, zum Header

10. Studien- / Diplomarbeit (abgegeben am 24.03.1998, HS II Diplomarbeit)

Seit November 1996 besitzt die Fachgruppe 'Technische Informatik' mehrere Lizenzen des Leiterplattenlayout-Systems 'VISULA' der Firma Zuken Redac. Bei diesem Werkzeug handelt es sich um ein professionelles Leiterplatten- und Multichip-Modul-Entwurfsystem, das im industriellen Highend-Bereich weit verbreitet ist. Die Stärke von VISULA liegt darin, daß es nahezu jede Layout-Variante in beliebiger Komplexität zuläßt und unterstützt. Nach bereits erfolgtem Entwurf einer 4-Lagen-Multilayer-Leiterplatte sollen nun die Standardentwurfsregeln der Software für Multichip-Module verifiziert und um die Komponenten des HIPERLOC-Konzepts erweitert werden. Dabei handelt es sich primär um die Integration eines Layers, der die Daten zur Positionierung von Mikrochips, zur Maskenjustage und zur Ansteuerung einer Bohr- und Fräsmaschine liefern soll.

Die Arbeiten gliedern sich wie folgt:

1. Einarbeitung in die "HIPERLOC"-Thematik
2. Einarbeitung in das Software-Tool "VISULA" mit dem Schwerpunkt: MCM
3. Entwicklung der HIPERLOC-spezifischen Entwurfsregeln (=Constraints)
4. Verifikation der Regeln anhand eines beliebigen Demolayouts
5. Anpassung des VISULA-Fräsformats an den WESSEL-Fräsautomaten der Hochschule (Excellon -> Schneider)

(dieser Punkt gilt nur für HSII-Diplomarbeit)

Ansprechpartner: Bernd Klose, App.: 4268, Raum H-E009

.....zurück, zum Header

11. Studien- / Diplomarbeit (vergeben am 14.01.1998, Studienarbeit)

Das ausführlich beschriebene HIPERLOC-Konzept wurde bereits teilweise sehr erfolgreich umgesetzt. Um die Justage- und Ankontaktierungsmechanismen von Mikrochips im System besser bewerten zu können, werden Testchips benötigt, die in ihrer Funktion lediglich einfache Verbindungsstrukturen aufweisen. Die praktischen Arbeiten der Chip-Herstellung erfolgen interdisziplinär in den Reinräumen des "Instituts für Halbleiterfertigung" (IHE), die Justage der Chips im Labor für Leiterplattenfertigung (LF) und die Herstellung und Untersuchung der Ankontaktierung im Labor für Oberflächentechnik (LOT).

Die Arbeiten gliedern sich wie folgt:

1. Kurze Einarbeitung in die Thematik
2. Layoutdesign (2 Masken mit AutoCAD)
3. Einarbeitung in die Arbeitspraktiken der Halbleiterfertigung (IHE)
4. Herstellung der Testchips
5. Herstellung eines einfachen Trägersubstrats (Leiterplatte) mit VISULA
6. Assemblierung von Testchips und Trägersubstrat nach HIPERLOC
7. Qualifizierung der Chipkontaktierung (ohmscher Widerstand und Feinschliffe)

Ansprechpartner: Bernd Klose, App.: 4268, Raum H-E009

.....zurück, zum Header

12. Schwerpunkt- / Studienarbeit (abgegeben Juni 1998, Schwerpunktarbeit)

Die U-GH Siegen verfügt über eine eigene Leiterplattenfertigung, die an den Fachbereich 12 angegliedert ist. Die Qualität der produzierten Leiterplatten ist dabei gelegentlich stärkeren Schwankungen unterworfen, da u.a. keine Verbrauchskontrolle der Entwickler- und Ätzbäder erfolgt.
Um langfristig den Ausschuß zu reduzieren und gleichzeitig die Qualität und das Auflösungsvermögen der Leiterplatten zu steigern, sind Maßnahmen gefordert, die signifikante Parameter wie beispielsweise Säure- / Laugenkonzentration, Temperatur, pH-Wert und Wasserhärte erfassen und protokollieren. In Kooperation mit der "Analytischen Chemie I" (Prof. Dr. B. Wenclawiak) entstand bereits im Rahmen einer Studienarbeit (Elektrotechnik) eine graphische Benutzeroberfläche mit einer entsprechenden A/D-Wandlerkarte zur Protokollierung von Langzeitmeßvorgängen.

Die Aufgabe der vorliegenden Schwerpunktarbeit (Chemie) besteht nun darin, den Verbrauch der Kupferätze (CuCl2, HCl, H2O2 / 45 °C) und des Entwicklers (Soda / 40 °C) bzw. das Aufkonzentrieren div. Reaktionsprodukte über die Lebensdauer der Bäder zu untersuchen, um anschließend gezielt Meßsensoren konzipieren zu können.

Die Arbeiten gliedern sich wie folgt:

1. Ziehen unterschiedlich alter Bäderproben (ca. 4 Alterungsstufen)
2. pH-Wert Bestimmung, Konzentrationsermittlung diverser Verbindungen
3. Bestimmung charakteristischer Kenngrößen zur Meßaufnehmerdimensionierung
4. Recherche geeigneter Meßaufnehmer mit analogem Strom-/Spannungsausgang
5. Anbindung an das oben beschriebene Protokollierungssystem

Ansprechpartner: André Wolf, App.: 4242, Raum AR-F 114 oder Bernd Klose, App.: 4268, Raum H-E009

.....zurück, zum Header

© Uni-GH Siegen. Technische Informatik
(created: 09-May-1996)(last modified: 21-January 1999)