vcs -sverilog *.v *.sva -assert enable_diag +define+debug -PP -compile.log

