| Gesamtinhalt |

# Glossar

Begriff | Bedeutung | Textvorkommen
A/D-Umsetzer | (Analog/Digital Converter – ADC) Der A/D-Umsetzer wandelt einen Spannungswert in einen digitalen Wert um. | KE3: 3.1.2
Abtast- und Halteverstärker | (Sample and Hold – S&H) Die Aufgabe des Abtast- und Halteverstärkers besteht darin, den Spannungspegel des Eingangssignals periodisch abzutasten und den dadurch ermittelten Wert innerhalb einer Abtastperiode konstant zu halten. | KE3: 3.1.2
Adreßspeicher | (Directory) Der Adreßspeicher ist ein Teil des Caches. Hier wird zu jedem Datum die Adresse gespeichert, unter der es im Arbeitsspeicher zu finden ist. | KE1: 1.7.3
Akzeptanzkennungs-Register | (Acceptance Code Register) Im Akzeptanzkennungs-Register wird die Kennung/Identifikation der Botschaft eingetragen, die für den Controller bestimmt sind. | KE4: 4.8.6.1
Akzeptanzmasken-Register | Durch den im Akzeptanzmasken-Register eingeschriebenen Wert können bestimmte Bits der Botschaftenidentifikation aus dem Vergleich mit dem Registerwert herausgelassen werden. | KE4: 4.8.6.1
alternierende Rahmensynchronisation | (Alternate Frame Synchronous) Bei der alternierenden Rahmensynchronisation wird zu Beginn der Übertragung das Synchronisiersignal ausgegeben und erst nach dem Ende der Übertragung des Datums wieder zurückgenommen. | KE7: 7.3.3.3
Anordnungspuffer | (ReOrder Buffer – ROB) Jeder vom Scheduler einer Verarbeitungseinheit zugeteilte Befehl wird in den Anordnungspuffer eingeschrieben. | KE1: 1.5
Arbeitsgeschwindigkeit | Die Arbeitsgeschwindigkeit eines Speicherbausteins wird durch die Zugriffszeit und die Zykluszeit charakterisiert. | KE5: 5.1.1
Arbeitsspeicher | (Memory Der Arbeitsspeicher ist das "Gedächtnis“ einer Rechenanlage, also der Ort, an dem Programme und Daten permanent und vorübergehend abgelegt werden. | KE5: 5.1.1
Architekturregister | (oder physikalische Register) Die Register des Registersatzes werden häufig als Architekturregister bezeichnet. | KE1: 1.5
Ausgangsverstärker | Im Ausgangsverstärker wird eine Glättung des Signals sowie die erneute Umsetzun in den erforderlichen Spannungsbereich und die Leistungsverstärkung durchgeführt. | KE3: 3.1.2
Baum-Topologie | (Tree) Die Baum-Topologie koppelt die Komponenten in Form eines Wurzelbaumes, wobei die Übertragungswege (Zweige) bidirektional arbeiten. | KE4: 4.2.2
Befehlsregister | (Command Register) Im Befehlsregister werden verschiedene Betriebsarten der Komponenten festgelegt. | KE4: 4.4.9 KE4: 4.8.6.1 KE6: 6.1.6.1
Betriebsmittelabhängigkeit | (Resource Dependency, Structural Dependency) Sie tritt immer dann auf, wenn zwei Befehle auf dieselbe, nur einmal vorhandene Komponente des Prozessors gleichzeitig zugreifen wollen. Dabei kann es sich um einen Bus, ein Operationswerk oder aber auch nur ein Register (Name Dependency) handeln. | KE1: 1.2.2
Bit Stuffing | Durch das Bit-Stuffing wird verhindert, daß zu selten Signalwechsel auf den Leitungen stattfinden und dadurch die Möglichkeit zur Re-Synchronisierung in den Knoten eingeschränkt wird. | KE4: 4.8.5.1
Bitstrom-Prozessor | Der Bitstrom-Prozessor ist ein Steuerwerk, das die Datenströme zwischen den Sende- und Empfangspuffern, den Sende-/Empfangssteuerungen und den Anschlüssen zum CAN-Bus leitet. | KE4: 4.8.6
Blocktransfer | (Block Transfer Mode, Burst Mode) Beim Blocktransfer überträgt der Controller ohne zwischenzeitliche Freigabe des Systembusses alle Daten des Blocks, sobald er den Zugriff zum Systembus eingeräumt bekommen hat. | KE6: 6.4.4
Bulk-Übertragung | (Bulk Transmit Transaction) Durch die Bulk-Übertragung werden Massendaten, d.h. größere Datenmengen, transferiert. | KE4: 4.6.6.1
Bus | Als (physikalischen) Bus bezeichnet man den gemeinsamen Verbindungsweg für alle Komponenten , der im einfachsten Fall aus einer "Sammelschiene“ von bis zu einigen Dutzend Leitungen zur Übertragung der Daten und Steuerinformationen bestehet | KE4: 4.1
Businitialisierung | (Bus Reset) Die Businitialisierung wird durch zwei ’1’-Signale auf den im "Notfall“ differentiell betriebenen Signalleitungen während der Arbitrierungsphase ausgelöst. Alle Komponenten werden dadurch in ihren Initialisierungszustand zurückgesetzt. | KE4: 4.7.7.2
Businterface-Schicht | Die Businterface-Schicht regelt den physikalischen Kommunikationsfluß auf den USB-Leitungen. Auf Host-Seite wird sie im USB-Host-Controller, auf Geräteseite durch das USB-Interface realisiert. | KE4: 4.6.7
Bussynchronisations-Register | (Bus Timing Register) In den Bussynchronisations-Registern wird der Wert eines Frequenzteilers zu Erzeugung der gewünschten Übertragungsrate bestimmt. | KE4: 4.8.6.1
Busverwaltung | (Bus Management) Die Busverwaltung steuert und überwacht die verschiedenen Schichten. | KE4: 4.7.7
CAN-Buscontroller | Der CAN-Buscontroller ist wegen seines einfachen Aufbaus nicht am Prozessor- oder Peripheriebus angeschlossen, sondern in den Komponenten selbst integriert. Er stellt eine eigene Busschnittstelle zur Verfügung. | KE4: 4.8
Codesegment | (Code Segment) Jede Instruktion eines Prozesses ist in einem Codesegment abgespeichert. | KE2: 2.3.1
CRC-Generator/Checker | Der CRC-Generator/Checker besteht aus einer Schaltung, die für die Sende- und Empfangs-Steuereinheiten die Aufgabe der Erzeugung einer 15-bit-Prüfbitfolge übernimmt. | KE4: 4.8.6
D/A-Umsetzer | (Digital/Analog Converter – DAC) Das im Signalprozessor verarbeitete Signal kann in ein analoges Signal mittels eines D/A-Umsetzers zurückgewandelt werden. | KE3: 3.1.2
Datenabhängigkeit | (Data Dependency) Datenabhängigkeit liegt dann vor, wenn in einem Befehl ein Datum verarbeitet werden soll, das durch die vorausgehenden Befehle noch nicht berechnet wurde. | KE1: 1.2.2
Datenfeld | Das Datenfeld enthält in einem Datenrahmen zwischen einem und 8 Bytes, oder es ist leer. In einem Daten-Anforderungsrahmen ist das Datenfeld stets leer. | KE4: 4.8.4.1
Datenkohärenz | (oder Cache-Kohärenz) Die Datenkohärenz verlangt, dass jede Komponente stets auf die aktuellste Version eines Datums zugreifen muss, unabhängig davon, ob sie in einem Cache oder dem Arbeitsspeicher liegt. | KE1: 1.7.2.2
Datenkonsistenz | Datenkonsistenz ist gewährleistet, wenn das Datum im Cache den selben Wert wie sein "Original“ im Arbeitsspeicher besitzt. | KE1 1.7.2.2
Datenpaket | Mit einem Datenpaket können bis zu 1023 Datenbytes übertragen werden. Dabei hängt die zulässige Länge vom jeweiligen Übertragungstyp ab. | KE4: 4.6.6.2
Datenspeicher | Der Datenspeicher ist ein Teil des Caches, in dem die Daten selbst abgelegt werden. | KE1: 1.7.3
DDR-RAM | (Double Data Rate) Als DDR-RAMs bzeichnet man die Speicherbausteine, die die Busübertragungen unterstützen. | KE5: 5.5.5
Deskriptor-Privileg-Ebene | (Descriptor Privilege Level – DPL) Die Deskriptor-Privileg-Ebene ist im Segment-Deskriptor abgelegt und legt die Privileg-Ebene eines bestimmten Segments fest. | KE2: 2.5.2.2
digitaler Signalprozessor | Der DSP stellt einen speziellen Mikroprozessor dar, der für die spezifischen Aufgaben der DSV entwickelt wurde. | KE3: 3.1.2
DMA-Übertragung | Die DMA-Übertragung hat den Vorteil, daß bei ihr der Prozessor von der Übertragung derjenigen Daten befreit wird, die für seine augenblickliche Programmausführung keine Bedeutung haben. | KE6: 6.1.7
Durchschreibverfahren | (Write Through bzw. Store Through) Beim Durchschreibverfahren wird jeder Schreibzugriff prinzipiell auch im Arbeitsspeicher ausgeführt, so dass jedes Schreiben eines Datums einen Zugriff zum Systembus bedingt, auch wenn das Datum schon in kürzester Zeit erneut vom Prozessor verändert wird. | KE1: 1.7.2.2
Eingangsverstärker | Der Eingangsverstärker verstärkt das schwache Sensorsignal, setzt es in den erforderlichen Spannungsbereich um und begrenzt seine Bandbreite. | KE3: 3.1.2
Einzel-Datentransfer | (oder "transparenter“ Datentransfer, Single Transfer Mode) Beim Einzel-Datentransfer wird jeweils genau ein Datum übertragen. Danach wird zunächst der Systembus wieder zur Nutzung durch den Prozessor freigegeben. | KE6: 6.4.4
Empfangs-Steuereinheit | Die Empfangs-Steuereinheit synchronisiert den CAN-Controller mit dem Bitstrom auf dem CAN-Bus, entnimmt die übertragenen Rahmen, filtert alle für den Controller bestimmten Nachrichten heraus und überträgt sie in die Empfangspuffer. | KE4: 4.8.6
Ende-Kennung | (End of Frame – EOF) Durch eine Ende-Kennung wird jeder Daten-(Anforderungs-)Rahmen beendet. | KE4: 4.8.4.1
externe Fragmentierung | Es stellt sich das Problem der externen Fragmentierung wenn es im Arbeitsspeicher viele Lücken gibt, die so klein sind, daß kaum ein Segment mehr hineinpaßt. Der zur Verfügung stehende Speicherplatz hat sich faktisch um diese Bereiche verkleinert. | KE2: 2.2.3.2
externes Auffrischen | (External Refresh) Beim externen Auffrischen werden die Auffrischzyklen vom µP zu beliebigen Zeitpunkten über den Eingang RFRQ angefordert. | KE5: 5.6.1.3
Fehlerrahmen | (Error Frame) Fehlerrahmen sind Überlagerungen von Fehlermarkierungen auf dem Bus. | KE4: 4.8.4.2
Feldeffekt-Transistoren | Zu den sog. Feldeffekt-Transistoren gehören MOS-Transistoren, die im Gegensatz zu den bipolaren Transistoren durch ein elektrisches Feld, also fast leistungslos gesteuert werden. | KE5: 5.1.3.3
Funktionseinheiten | (Functions) Funktionseinheiten sind Endgeräte. Sie sind direkt über Hubs mit dem Host verbunden und bestehen aus mehreren logischen Endpunkten. | KE4: 4.6.2
Funktionsschicht | Die Funktionsschicht ist die höchste Schicht, auf der die Anwendungen Daten mit den USB-Funktionseinheiten austauschen. | KE4: 4.6.7
Geforderte Privileg-Ebene | (Requested Privilege Level – RPL) Die letzten beiden Bits eines Segment-Selektors legen die Privileg-Ebene fest, die von einem selektierten Segment gefordert wird. Der Prozessor vergleicht bei jedem Zugriff das RPL mit dem CPL und überprüft die Zugriffesrechte. | KE2: 2.5.2.2
gerahmte Datenübertragung | (Framed Transmission) Bei der "gerahmten“ Übertragung werden die Synchronisiersignale für jedes zu übertragende Wort neu generiert. | KE7: 7.3.3.3
Geräteschicht | Auf der Geräteschicht kommuniziert die USB-Systemsoftware im Host mit einem logischen USB-Gerät. Die Systemsoftware realisiert die Unterstützung des USB im eingesetzten Betriebssystem. | KE4: 4.6.7
Globale Deskriptor-Tabelle | (Global Descriptor Table – GDT) Die GDT enthält die Deskriptoren derjenigen Segmente, die von allen Prozessen gemeinsam benutzt werden dürfen. | KE2: 2.3.4
Handshake-Paket | Über ein Handshake-Paket hat ein USB-Gerät die Möglichkeit den Erhalt der Pakete vom Host zu quittieren. | KE4: 4.6.6.2
Hardware-Triggerung | Bei der Hardware-Triggerung wird die Initialisierung durch die ansteigende Flanke des Steuersignals am Eingang Gate ausgelöst. | KE6: 6.5.4
Harvard-Architektur | Eine Architektur, die getrennte Adreß(rechen-)werke besitzt, wird als (vollständige) Harvard-Architektur bezeichnet. | KE3: 3.2
Header Type | Im Register Header Type wird der Typ des Kopfes des Konfigurationsbereichs angezeigt. | KE4: 4.4.9
Host | Der Host ist ein PC oder eine Workstation und benötigt USB-Hardware und-Software. Aufgaben des Hosts sind die Initialisierung aller USB-Geräte, ihrer Nummerierung und Adressierung. Er muß alle Geräte in regelmäßigen Abständen nach Übertragungswünschen abfragen und die Betriebsspannung überwachen. | KE4: 4.6.2
Host-Brücke | Die Host-Brücke ist die Haupt-Koppeleinheit eines Chipsatzes, die den PCI-Bus vom CPU-Bus trennt. | KE4: 4.4.2.2
Hub | Ein Hub ist ein spezielles Gerät zur baumförmigen Verzweigung der "Bus“-Stränge. Er besteht aus einer Schnittstelle, über die er mit dem Host kommunizieren kann und einer Anzahl von Schnittstellen zu den angeschlossenen Geräten oder Hubs. | KE4: 4.6.2
Identifikation der Baumtopologie | (Tree Identification) Bei der Identifikation der Baumtopologie überprüft jede Komponente ihre sämtlichen Anschlüsse durch Zugriff auf die Verbindungsleitungen mit bestimmten Ausgangspegeln daraufhin, ob daran ein "Vaterknoten“ oder ein "Kindsknoten“ angeschlossen ist. | KE4: 4.7.7.2
Identifikationsfeld | (Identifier) Das Identifikationsfeld enthält die Kennung der übertragenen Nachricht und dient der bitweisen Arbitrierung. | KE4: 4.8.4.1
Indexregister | Ein Indexregister dient als Adreßregister, d.h. es enthält die aktuelle Adresse, mit der nach einer der möglichen Adressierungsarten auf den Operanden zugegriffen wird. | KE3: 3.3.4.1
Initialisierung | Initialisierung wird der Vorgang genannt, bei dem der Anfangswert AW vom µP durch einen Schreibbefehl über den Datenbus in ein Auffangregister übertragen und zu Beginn jedes Zählzyklus daraus in den Zähler geladen wird. | KE6: 6.5.1
Initiator | Als Initiator bezeichnet man einen Master in einem Multimaster-Bus, der eine Datenübertragung auslöst. | KE4: 4.2.1
integrierter RAM | (integrated RAM – iRAM) Integriete RAMs sind pseudo-statische RAMs, also dynamische RAM-Bausteine, die integriert auf dem Chip die gesamte Auffrischschaltung enthalten. | KE5: 5.4.2.2.2
Interrupt Force and Clear Register | Dieses Register kann nicht gelesen, sondern nur beschrieben werden. In ihm sind für jede Interruptquelle zwei Bits vorhanden, jeweils eines in der oberen, eines in der unteren Registerhälfte. | KE3: 3.3.4.4.4
Interrupt-Daten | Bei der Übertragung von sog. "Interrupt“-Daten werden nicht periodisch, spontan auftretende geringe Datenmengen gesendet, wie sie z.B. von einer Tastatur oder Maus geliefert werden. | KE4: 4.6.6.1
interruptgesteuerte Ein-/Ausgabe | Bei der interruptgesteuerten Ein-/Ausgabe wird jeder Transfer eines einzelnen Datums oder eines Datenblocks vom Schnittstellenbaustein über die INT-Leitung angefordert. | KE6: 6.1.7
Interrupt-Line-Register | Im Interrupt-Line-Register wird festgelegt, mit welchem Eingang eines Interrupt-Controllers oder einer vorgeschalteten, programmierbaren Auswahlschaltung der Interruptausgang der Komponente verbunden werden soll. | KE4: 4.4.9
Interrupt-Pin-Register | Im Interrupt-Pin-Register wird angezeigt, über welche der vier Interruptleitungen des PCI-Busses die Unterbrechungsanforderungen der Komponente übertragen werden sollen. | KE4: 4.4.9
Interruptregister | Das Interruptregister enthält einerseits Flags, mit denen verschiedene Interrupts zum Prozessor zugelassen bzw. gesperrt werden können; andererseits Flags, die das Auftreten gerade dieser Interrupts anzeigen. | KE4: 4.8.6.1
Interrupt-Steuerregister | (Interrupt Control Register – ICNTL) Das ICNTL bestimmt für die Unterbrechungen, die durch die speziellen Leitungen IRQ0-IRQ2 angefordert werden, ob dies durch eine negative Flanke oder einen vorgegebenen Pegel geschehen soll. | KE3: 3.3.4.4.4
isochrone Übertragung | Bei der isochronen Übertragung werden den zu transferierenden Daten eine gleichbleibende Zeitdauer in jedem Rahmen reserviert. Dies garantiert eine konstante Datenrate und verhindert Verzögerungen. | KE4: 4.6.6.1
isolierte Adressierung | (oder isolierte Ein-/Ausgabe, isolated I/O) Man spricht von einer isolierten Adressierung, wenn Arbeitsspeicher und Systembausteine getrennte Adreßräume haben. | KE6: 6.1.4
Kapazität | Die Kapazität eines Arbeitsspeichers bzw. eines einzelnen Speicherbausteins ist das Maß für die Informationsmenge, die darin maximal untergebracht werden kann. Sie wird in der Einheit ’bit’ angegeben. | KE5: 5.1.1
Knoten | (oder Busteilnehmer, Nodes) Knoten sind Komponenten, die an einem Bus angeschlossen sind und Daten senden oder empfangen können. | KE4: 4.2.1
Komplettierungseinheit | (Completion Unit bzw. Retire Unit) Die Komplettierungseinheit verwaltet den Anordnungspuffer. | KE1: 1.5
Komponentenidentifikation | (Self Identification) Während der Komponentenidentifikation wird die festgestellte Baumtopologie vom Wurzelknoten in jeder Komponente bekannt gemacht. | KE4: 4.7.7.2
Kontrollfeld | (Control Field) Das Kontrollfeld besteht aus sechs Bits. Die beiden höherwertigen Bits sind dominant. | KE4: 4.8.4.1
Kontrollflußabhängigkeit | (oder Sprungabhängigkeit, Control Dependency) Wenn die vorgegebene Bedingung für den Befehl nicht rechtzeitig ausgewertet wird, spricht man von einer Kontrollflußabhängigkeit. | KE1: 1.2.2
Längenregister | (Length Register) Das Längenregister entscheidet darüber, ob das zugeordnete Indexregister zur linearen oder zur Ringpuffer-Adressierung benutzt werden soll. | KE3: 3.3.4.1
Latency Timer | Der Latency Timer bestimmt, wie viele Bustaktzyklen die Komponente wenigstens über den Bus verfügen kann. Er muß allen burstfähigen Komponenten implementiert werden. | KE4: 4.4.9
lineare Adresse | Die aus der Segment-Basisadresse und dem Offset gebildete 32-bit-Adresse wird als lineare Adresse bezeichnet. | KE2: 2.3.1
logischer Bus | (oder virtueller Bus) Logische Busse sind verallgemeinerte Busstrukturen, die das bei physikalischen Bussen auftretende Problem des "Flaschenhalses“ vermeiden oder wenigstens erweitern. | KE4: 4.1
Lokale Deskriptor-Tabelle | (Local Descriptor Table – LDT) Die LDT enthält die Segment-Deskriptoren der "privaten“ Code- und Datensegmente eines Prozesses, auf die nicht jeder andere Prozeß Zugriff erhalten soll. | KE2: 2.3.4
Lokalitätseigenschaft von Programmen | (Locality of Reference) Lokalitätseigenschaften von Programmen werden von virtuellen Speicherverwaltungssystemen genutzt. Darunter versteht man die Beobachtung, daß Prozesse während ihrer Ausführung im allgemeinen nicht ständig sämtliche Daten und den gesamten Programmcode benutzen, sondern in jedem, Zeitintervall jeweils nur einen kleinen Teil davon. | KE2: 2.1.2.2
Mikroprozessor-Modus | Der Mikroprozessor-Modus liegt vor, wenn der ADSP-218x als CPU oder Coprozessor in einem größeren System mit externem Speicher arbeiten soll. | KE3: 3.3.5.1
Mikrorechner-Modus | Der Mikrorechner-Modus liegt vor, wenn der ADSP-218x als CPU in einem kleineren System ohne externen Speicher betrieben wird. | KE3: 3.3.5.1
Modifizier-Register | (Modify Register) Im Modifizier-Register kann ein vorzeichenbehafteter 14-bit-Wert angegeben werden, der nach der Ausführung des aktuellen Speicherzugriffs zum Inhalt des Indexregisters hinzuaddiert wird. | KE3: 3.3.4.1
Nachrichten | (Messages) Nachrichten übertragen Daten mit einer definierten USB-Struktur. Hierbei ist eine bidirektionale Übertragung möglich. | KE4: 4.6.7
normale Rahmensynchronisation | (Normal Frame Synchronous) Bei der normalen Rahmensynchronisation wird ein Zyklus vor dem Beginn der Übertragung für eine halbe Taktdauer ein Synchronisiersignal ausgegeben. | KE7: 7.3.3.3
Organisation | Die Organisation eines Speicherbausteins bzw. des gesamten Arbeitsspeichers wird durch die Anzahl n seiner Speicherzellen und der Anzahl m der Speicherelemente pro Speicherzelle definiert. | KE5: 5.1.1
physikalische Adresse | Die physikalische Adresse ist diejenige, mit der auf das gesuchte Speicherwort zugegriffen werden kann. | KE2: 2.2.1
physikalische Register | (oder Architekturregister, Physical Registers) Die Register des Registersatzes werden häufig als physikalische Register bezeichnet. | KE1: 1.5
physikalische Schicht | (Physical Layer – PHY) Die physikalische Schicht definiert die Stecker, das Kabel sowie die darauf übermittelten analogen Signale. Weiterhin spezifiziert sie den Paketrahmen mit Codierung, Daten-Prefix und Daten-Ende-Kennung. | KE4: 4.7.7
physikalischer Bus | Bei einem physikalischen Bus sind alle Teilnehmer an denselben Signalleitungen angeschlossen. Er erlaubt zu jedem Zeitpunkt nur eine Datenübertragung. | KE4: 4.2.2
physikalischer Cache | Der physikalische Cache wird zwischen MMU und Speicher eingesetzt. In ihm werden die höherwertigen Bits der durch die MMU berechneten physikalischen Adressen gespeichert. | KE2: 2.2.3.5
Pipeline-Hemmnissen | (oder Fließbandkonflikte, Pipeline Hazards) Pipeline-Hemmnisse sind Gründe, welche die ideale Arbeitsweise der Pipelines verhindern. Ursachen von Pipeline-Hemmnissen sind Betriebsmittelabhängigkeit, Datenabhängigkeit und Kontrollflußabhängigkeit. | KE1: 1.2.1
Port | Als Port bezeichnet man die Ausführungseinheit des Bausteins zusammen mit den Datenleitungen. Reale Bausteine besitzen meist 2 bis 3 unabhängig voneinander zu betreibende Ports. | KE7: 7.1.1
präzise Unterbrechungsbehandlung | (Precise Exception Handling) Bei der präzisen Unterbrechungsbehandlung werden alle Befehle – mit Ausnahme derjenigen, die gerade abgeschlossen werden – aus dem ROB entfernt; ihre Ergebnisse in den Umbenennungsregistern werden gelöscht. | KE1: 1.5
programmierte Ein-/Ausgabe | (programmed I/O) Bei der programmierten Ein-/Ausgabe muß die Datenübertragung durch die Ausführung von Schreib-/Lese-Zugriffen auf das Datenregister des Bausteins an geeigneten Stellen im Programm vorgesehen werden. | KE6: 6.1.7
Prozeß | (Task) Ein Prozeß ist ein in Ausführung befindliches oder ausführbereites Programm, zusammen mit seinen Daten, also den Variablen und Konstanten mit ihren aktuellen Werten. | KE2: 2.1.1.
Prozeß-Kontroll-Block | (Prozess Control Block bzw. Task Control Block) Über einen unterbrochenen Prozeß müssen sämtliche Informationen abgespeichert werden, die es zum Zeitpunkt seiner Wiederaufnahme ermöglichen, den Prozessor in denselben Zustand zu versetzen wie er zum Zeitpunkt der Prozeßunterbrechung vorlag. Dieser Prozeßkontext wird in einer speziellen Datenstruktur, die oft Prozeß-Kontroll-Block genannt wird, abgespeichert. | KE2: 2.6
Prozeß-Privileg-Ebene | (Current Privilege Level – CPL) Jedem gerade ausgeführten Prozeß wird eine Privileg-Ebene zugeordnet, das CPL. Das CPL ist eine sich dynamisch ändernde (zeitabhängige) Größe, die durch die Privileg-Ebene des gerade ausgeführten Codesegments bestimmt wird. | KE2: 2.5.2.2
Pseudo-LRU-Strategie | (Least Recently Used) Bei der Peudo-LRU-Strategie hält der Controller in wenigen Bits pro Index fest, welcher der n Einträge mit gleichem Index am längsten nicht mehr angesprochen und deshalb als nächster zu verdrängen ist. | KE1: 1.7.3.3
Quittungsfeld | (Acknowledge Field) Im Quittierungsfeld überträgt der Sender eines Datenpakets zwei rezessive Bits. Das zweite von ihnen wird als Trennung zum folgenden Bitfeld benutzt, so daß das eigentliche Quittungsbit durch zwei rezessive Delimiter-Bits eingerahmt wird. | KE4: 4.8.4.1
Rahmenformat-Überprüfung | (Message Frame Check) Bei einer Rahmenformat-Überprüfung überprüft jeder Empfänger einer Nachricht den erhaltenen Rahmen daraufhin, ob das vorgeschriebene Format eingehalten wurde. | KE4: 4.8.5.1
Rambus(-Kanal) | Als Rambus bezeichnet man den speziellen parallelen, synchronen Speicherbus, auf dem Adressen und Daten in kleinen Blöcken, sog. Paketen, transportiert und von den Speicherbausteinen ausgewertet werden müssen. | KE5: 5.5.6
Registersatz | Der Registersatz enthält die Systemregister, d.h. die Steuer-, Befehls- und Statusregister, des Controllers. Außerdem gehören dazu ein oder mehrere Sendepuffer, die die Botschaftenrahmen vom Prozessor zwischenspeichern, bis sie über den CAN-Bus ausgegeben werden können. | KE4: 4.8.6
Reservierungsstationen | (Reservation Stations) Reservierungsstationen sind Pufferregister vor der Verarbeitungseinheit, in denen die Befehle auf ihre Operanden oder darauf warten, dass die Einheit frei wird. | KE1: 1.5
Ring | Bei einem Ring sind die Knoten durch unidirektionale Verbindungen (Links) nur mit ihren direkten Nachbarn verbunden. | KE4: 4.2.2
Rückschreibverfahren | (Write Back bzw. Copy Back) Beim Rückschreibverfahren wird jedes Datum im Cache durch ein spezielles Bit ergänzt, das anzeigt, ob es durch den Prozessor geändert wurde. | KE1: 1.7.2.2
Schrittgeschwindigkeit | Die Schrittgeschwindigkeit gibt die Anzahl der Taktschritte pro Sekunde an. Die gebräuchliche Maßeinheit wird mit ’bd’ (Baud) bezeichnet. | KE7: 7.2.2.2
Segment-Deskriptor | Der Selektor-Teil der virtuellen Adresse im Protected Mode verweist auf den Eintrag einer im Speicher vorhandenen Tabelle. Dieser Eintrag wird Segment-Deskriptor genannt und enthält u.a. die 32 bit lange Basisadresse des Segments. | KE2: 2.3.2.2
Segmentfehler | (Segmernt Fault) Den Zugriff auf ein nicht im Hauptspeicher vorhandenes Segment bezeichnet man auch als Segmentfehler. | KE2: 2.2.3.1
segmentierter Bus | Bei einem segmentierten Bus handelt es sich um mehrere physikalische Busse, die durch Koppeleinheiten zusammengeschlossen werden. | KE4: 4.2.2
Segmentierungsverfahren | Bei Segmentierungsverfahren stellt sich für jedes einzulagernde Segment das Problem, im Arbeitsspeicher eine ausreichend große Lücke, d.h. einen zusammenhängenden freien Speicherbereich zu finden. | KE2: 2.2.3.2
Seitenfehler | (Page Fault) Den Zugriff auf eine nicht im Hauptspeicher vorhandene Seite bezeichnet man auch als Seitenfehler. | KE2: 2.2.3.1
Seitenwechselverfahren | Bei Seitenwechselverfahren sind die Größen aller belegten und freien Speicherbereiche ganzzahlige Vielfache einer Seitengröße. Für jede einzulagernde Seite gibt es also immer eine genau passende Lücke, denn es werden stets "Segmente fester Länge“ zwischen Hintergrund- und Arbeitsspeicher ausgetauscht. | KE2: 2.2.3.2
Selbsttest-Register | (Built-in-Selftest– BIST) Im Selbsttest-Register wird einerseits angezeigt, ob die Komponente einen implementierten Selbsttest ausführen kann; andererseits kann über dieses Register dieser Selbsttest aufgerufen werden. | KE4: 4.4.9
Sende- und Empfangspuffer | (Transmit Buffer, Receive Buffer) Sende- und Empfangspuffer können jeweils das 8-byte-Datenfeld eines Botschaftenrahmens aufnehmen. Sie enthalten die Information über den Rahmen, sowie die Datenidentifikation. | KE4: 4.8.6.1
Sende-Steuereinheit | Die Sende-Steuereinheit entnimmt eine auf ihre Übertragung wartende Nachricht dem Sendepuffer, packt sie in den erforderlichen CAN-Bus-Rahmen und überträgt diesen in serieller Form über die Leitung CAN-TxD zu den extern angeschlossenen CAN-Bus-Leitungstreibern. | KE4: 4.8.6
Sendesteuerregister | Im Sendesteuerregister werden Form und Funktion der seriellen Datensignale des Controllers aus einer Menge verschiedener Möglichkeiten gewählt. | KE4: 4.8.6.1
Sensor | Mittels eines Sensors wird aus einem technischen Prozeß ein zu verarbeitendes analoges Signal gewonnen. | KE3: 3.1.2
Sicherungsfeld | (Cyclic Redundancy Check Field – CRC) Das Sicherungsfeld enthält eine 15-bit-Prüfzeichenfolge CRC über den vorausgehenden Datenrahmen – vom Startbit bis zum letzten Bit des Datenfeldes. | KE4: 4.8.4.1
Software-Triggerung | Bei der Software-Triggerung wird die Initialisierung des Zählers durch einen Schreibzugriff auf das Auffangregister verursacht. | KE6: 6.5.4
speicherbezogene Adressierung | (oder speicherbezogene Ein-/Ausgabe, Memory Mapped I/O) Man spricht von einer speicherbezogenen Adressierung, wenn der Adreßblock zusammen mit allen Speicheradressen in einem gemeinsamen Adreßraum untergebracht wird. | KE6: 6.1.4
Speichereinheiten | Jede Speichereinheit besteht aus einem Cache, einem Adresswerk und einer MMU. In der Befehls-Speichereinheit zeigt der Programmzähler auf den momentanen ins Steuerwerk zu ladenden Befehl, in der Daten-Speichereinheit der Adresspuffer auf den benötigten Operanden. | KE1: 1.1
Speicherelement | Ein Speicherelement ist eine Schaltung, die genau einen binären Wert aufnehmen und für eine gewisse Zeit speichern kann. | KE5: 5.1.1
Speichermatrix | Die Speichermatrix bildet den Kern des Speicherbausteins. In ihr sind die Speicherelemente reihen- und spaltenweise derart angebracht, daß jedes Element im Schnittpunkt genau einer Zeilen-Auswahlleitung mit einer Spalten-Auswahlleitung liegt. | KE5: 5.2
Speicherwort | Ein Speicherwort besteht aus der maximalen Anzahl von Speicherelementen, deren Inhalt in einem einzigen Buszyklus zwischen Mikroprozessor und Speicher übertragen werden können. Die Breite eines Speicherwortes stimmt daher mit der Datenbusbreite überein. | KE5: 5.1.1
Speicherzelle | (oder Speicherplatz, Speicherstelle) Eine Speicherzelle umfaßt eine feste Anzahl von Speicherelementen, die durch eine einzige (Speicher-) Adresse gleichzeitig ausgewählt werden. | KE5: 5.1.1
Sprungzielvorhersage | (oder Verzweigungszielvorhersage, Branch Prediction) Bei den modernen Mikroprozessoren hat man Verfahren implementiert, die versuchen, die Entscheidung für die Verzweigungsbefehle vorherzusagen, so daß frühzeitig auf den anderen Befehlsstrom umgeschaltet werden kann und eine möglichst gute Füllung der Pipelines erreicht wird. Diese Verfahren werden als Sprungzielvorhersage bezeichnet. | KE1: 1.4
Stacksegment | (Stack Segment) Ein Stack beansprucht Speicherplatz, für den ein bestimmtes Segment, das Stacksegment, im Speicher vorgesehen ist. | KE2: 2.3.1
Standardbus-Brücke | Die Standardbus-Brücke ist die zweite Komponente eines Chipsatzes. Sie trennt den PCI-Bus von den Standard-Ein-/Ausgabebussen. | KE4: 4.4.2.2
Startbit | (Start of Frame – SOF) Das Startbit dominiert den Beginn eines Datenrahmens oder eines Anforderungsrahmens. | KE4: 4.8.4.1
Start-of-Frame-Paket | Das Start-of-Frame-Paket wird zur Kennzeichnung eines neuen Zeitrahmens im zeitlichen Abstand von 1ms übertragen. | KE4: 4.6.6.2
Statusregister | Im Statusregister werden verschiedene Zustände und Eigenschaften der Komponenten angezeigt. | KE4: 4.4.9 KE4: 4.8.6.1 KE6: 6.1.6.1
Stellglieder | Das verarbeitete Signal wird über Stellglieder in den technischen Prozeß zur Veränderung der Zustandsgrößen zurückgeführt. | KE3: 3.1.2
Stern | (Star) Bei einem Stern sind alle Komponenten über dedizierte Verbindungsleitungen an einem Vermittlungsknoten angeschlossen. | KE4: 4.2.2
Stern-Strang-Topologie | Die Stern-Strang-Topologie verbindet die Vermittlungsknoten mehrerer Sterne durch zusätzliche Verbindungsleitungen (Stränge). | KE4: 4.2.2
Steuerdaten | (Control Data) Für die Übertragung von Steuerdaten werden wenigstens 10% des Rahmens reserviert. Dazu zählen alle Daten zur Konfiguration und Überwachung der Geräte und Hubs. | KE4: 4.6.6.1
Steuereinheit | Die Steuereinheit übernimmt die Aufgabe, alle Komponenten des Controllers zu überwachen und zu steuern. Sie empfängt Steuerinformationen vom Prozessor und überträgt Statusinformationen zum Prozessor. | KE4: 4.8.6
Steuerregister | Im Steuerregister kann der Controller in einen Selbsttest-Modus versetzt werden. Hier kann auch eine Betriebsart gewählt werden, in der er lediglich "hörend“ am Busverkehr teilnehmen darf, ohne die Möglichkeit, selbst Nachrichten abzusenden oder empfangene Nachrichten zu quittieren. | KE4: 4.8.6.1 KE6: 6.1.6.1
stoßweises Auffrischen | (oder Impulsbündel-Auffrischen, Burst Refresh) Beim stoßweisen Auffrischen werden im vorgegebenen Zeitintervall alle Auffrischzyklen direkt hintereinander durchgeführt. | KE5: 5.6.1.3
Stromdaten | (Stream Data) Stomdaten besitzen keine USB-Struktur. Es findet eine unidirektionale FIFO-Übertragung statt, wobei die Daten von mehreren Anwendungen kommen können. | KE4: 4.6.7
Superpipeline-Prozessoren | Pipelines mit sehr vielen, aber einfachen Pipelinestufen heißen auch Superpipelines, und die entsprechenden Prozessoren werden demgemäß Superpipeline-Prozessoren genannt. | KE1: 1.2.1
superskalarer Prozessor | Prozessoren, deren Scheduler pro Taktzyklus mehrere Befehle gleichzeitig aus einem konventionellen (skalaren) Befehlsstrom initialisieren können, werden superskalare Prozessoren genannt. | KE1: 1.3.1
Superskalaritätsgrad | Die Anzahl der maximal pro Takt zu initialisierenden Befehle definiert den Superskalaritätsgrad des Prozessors. | KE1: 1.3.1
Systembaustein | Unter dem Begriff Systembaustein werden die programmierbaren Systemsteuerbausteine und die Schnittstellenbausteine zusammengefaßt. | KE6: 6.1.3
Systembus-Schnittstelle | Die Systembus-Schnittstelle dient dem Anschluß des CAN-Controllers an den Mikroprozessor und besteht aus Adreß- und Datenbus sowie den Bussteuersignalen. | KE4: 4.8.6
Target | Der ausgewählte Kommunikationspartner bei einer Datenübertragung heißt Target. | KE4: 4.2.1
Token-Paket | Durch ein Token-Paket überträgt der Host die USB-Adresse des gewünschten Partners für die folgende Kommunikation. | KE4: 4.6.6.2
Transaktionsschicht | (Transaction Layer) Die Transaktionsschicht wird nur für die asynchrone Übertragung benötigt und bietet dafür Dienste zur Ausführung der Steuer- und Transportoperationen. | KE4: 4.7.7
Transfer auf Anforderung | (Demand Transfer Mode) Bei dem Transfer auf Anforderung wird die Datenübertragung solange ohne Unterbrechung durch µP-Buszyklen ausgeführt, wie dies der Requester wünscht. | KE6: 6.4.4
Transfergeschwindigkeit | Mit Transfergeschwindigkeit bezeichnet man die Netto-Übertragungsgeschwindigkeit ohne Berücksichtigung des Start- und Stopbits sowie des Paritätsbits. Sie wird in bit/s angegeben. | KE7: 7.2.2.2
Treiberschicht | Die Treiberschicht bildet die Schnittstelle zu den Programmen der Anwendungsschicht. | KE4: 4.7.7
Umbenennungsregister | (Rename Registers bzw. Rename Buffer) Die Verarbeitungseinheiten schreiben ihre Ergebnisse zunächst in einen Satz von Pufferregistern, die als Umbenennungsregister bezeichnet werden. | KE1: 1.5
ungerahmte Datenübertragung | Bei der "ungerahmte“ Datenübertragung wird nur vor dem Beginn der Übertragung eines Blocks das Synchronisiersignal erzeugt. Sie wird zwischen Kommunikationspartnern eingesetzt, die große Blöcke von Daten möglichst schnell und ohne Pausen übertragen wollen. | KE7: 7.3.3.3
Verbindungsschicht | (Link Layer) Die Verbindungsschicht übernimmt die Aufgaben der Prüfsummen-Erzeugung und -Überprüfung, der Interpretation der Paketkopf-Informationen und insbesondere die Erkennung der Empfängeradresse. | KE4: 4.7.7
verdecktes Auffrischen | (oder verstecktes Auffrischen, Hidden Refresh) Beim verdeckten Auffrischen versucht der Controller, innerhalb jedes Zeitintervalls der Länge 15,6µs ebenfalls genau eine Matrixzeile aufzufrischen. | KE5: 5.6.1.3
verteiltes Auffrischen | (oder verschachteltes Auffrischen, Distributed Refresh) Beim verteilten Auffrischen werden die Auffrischzyklen gleichmäßig über das 2- bis 64-ms- Intervall verteilt, sie besitzen also jeweils einen Abstand von 15,6µs. | KE5: 5.6.1.3
virtuelle Adresse | (oder logische Adresse) Die von Benutzer in einer höheren Programmiersprache eingesetzten Namen der benutzten Objekte werden vom Compiler in virtuelle Adressen übersetzt, die noch nicht den Ort des gesuchten Objektes im Hauptspeicher bezeichnen. | KE2: 2.2.1
virtueller Cache | Der virtuelle Cache wird zwischen CPU und MMU gelegt. In ihm werden die höherwertigen Bits der logischen Adressen als Tags abgelegt. | KE2: 2.2.3.5
virtueller Speicher | Der Vorgang des häufigen Austauschens von Programmen und Daten zwischen Hintergrund- und Hauptspeicher bleibt dem Benutzer verborgen. Weil offensichtlich nur die gerade benötigte Arbeitsmenge eingelagert wird, kann ein Programm und seine Daten durchaus einen Speicherbedarf besitzen, der die Hauptspeichergröße bei weitem übersteigt. Ein nach diesem Konzept verwalteter Speicher wird deshalb virtueller Speicher genannt. | KE2: 2.1.2.2
VLIW-Prozessoren | (Very Long Instruction Word) Prozessoren mit einer großen Anzahl gleichzeitig initialisierbarer Befehle werden als VLIW-Prozessoren bezeichnet, also als Prozessoren mit "sehr langem Befehlswort“. | KE1: 1.3.1.1
Zählzyklus | Zählzyklus wird der Zählvorgang vom Anfangswert AW bis zum Endwert 0 genannt. | KE6: 6.5.1
Zugriffsrechte | (Access Rights) Zugriffsrechte garantieren, daß nur unter bestimmten Voraussetzungen auf die im Speicher abgelegten Informationen zugegriffen werden darf. | KE2: 2.5.1
Zugriffszeit | (Access Time) Die Zugriffszeit gibt die maximale Zeitdauer an, die vom Anlegen einer Adresse an den Baustein bzw. den Arbeitsspeicher bis zur Ausgabe des gewünschten Datums an seinen Ausgängen vergeht. | KE5: 5.1.1
zyklische Redundanzprüfung | (Cyclic Redundancy Check – CRC) Durch die zyklische Redundanzprüfung der Übertragungsrahmen mit Hilfe von Prüfzeichen können bis zu fünf zufällig über die Nachricht verteilte sowie jede ungerade Anzahl von Bitfeldern erkannt werden. | KE4: 4.8.5.1
Zykluszeit | Die Zykluszeit gibt die minimale Zeitdauer an, die zwischen zwei hintereinander folgenden Aufschaltungen von Adressen an den Baustein bzw. den Arbeitsspeicher vergehen muß. | KE5: 5.1.1

| Gesamtinhalt |